E-Learning mit Tablet-Computern und Smartphones

Kurzinfo: Wir untersuchen, wie man Studenten und Lehrende in der täglichen Routine des Vorlesungs-, Übungs- und Lernbetriebs unterstützen und konkrete Hilfe zum Lernen geben kann. Dazu entwickeln wir ein Client-Server-System mit Apps als Clients. Die Implementierung erfolgt unter iOS.

Studentische Arbeiten: Du entwickelst iOS (iPad, iPhone) Apps und die Anbindung an eine Serversoftware. Bei Interesse unterstützen wir auch Arbeiten mit Android. Melde dich einfach bei uns zur Klärung von Details!

Kurzinfo: Für einen Teilchenbeschleuinger in der Nähe von Darmstadt arbeiten wir an FPGA-Schaltungen zur Strahlregelung. Diese Schaltungen müssen extreme Zeitbedingungen erfüllen (im Nanosekundenbereich).

Studentische Arbeiten: Interessant für E-Techniker und Informatiker! Du entwickelst FPGA-Schaltungen (Bachelor-/Masterarbeiten) mit FPGAs an der Grenze des Machbaren. Melde dich einfach bei Interesse!

Mehr Infos zum Projekt: hier

Die im Rahmen des Projekts zu erstellende E-Learning Software (für iPad und iPhone und Android) hat die Zielsetzung, Studenten und Lehrende in der täglichen Routine des Vorlesungs-, Übungs- und Lernbetriebs zu unterstützen. Darüber hinaus soll die studentenseitige Software jedoch so eingesetzt werden, dass eine spezifische Unterstützung und Förderung (Beratung) des einzelnen Studenten, auch im Zusammenhang mit sich selbst findenden kleinen Lerngruppen, erreicht wird.

Die Möglichkeiten moderner Tablet-Computer und Smartphones sollen genutzt werden, um eine computerbasierte Lehr- und Lernunterstützung zur Verfügung zu stellen. Dabei wird hauptsächlich eine direkte Begleitung von vorlesungsbasiertem Unterricht, zugehörigen Übungen und Zusatzmaterialien angestrebt, indem Interaktion innerhalb von Vorlesungen und eine sofortige Rückkopplung der Daten bereitgestellt wird. Zusammen mit einer nachgeschalteten Analyse können so Defizite der Studierenden erkannt und Problemstellen innerhalb von Einzelveranstaltungen identifiziert werden. Darauf aufbauend können dann einerseits langfristige Verbesserungen des Unterrichtsmaterials vorgenommen werden, andererseits aber auch kurzfristige Abhilfen wie Zusatztutorien oder schlicht Stoffwiederholungen angeboten werden. Die notwendigen Daten stehen direkt nach jeder Veranstaltung und teilweise bereits während der Veranstaltung zur Verfügung.

Auf Seiten der Studierenden wird ergänzend eine stark individualisierte Lernberatung und Fortschrittsanalyse auf Basis aller verfügbaren Daten angeboten. Durch eine Interaktion der den einzelnen Studierenden fest zugeordneten Endgerate untereinander können dann auch Kontakte für und zwischen Lerngruppen vorgeschlagen und begleitet werden.

Das Ziel des Projekts ist es also, eine entsprechende Softwareumgebung für die Dozenten und Studenten zur Verfügung zu stellen und diese optimal auf das Anwendungsgebiet "Vorlesung" abzustimmen. Ein Hauptgesichtspunkt ist dabei, dass die bisher bewährte Art der Durchführung solcher Veranstaltungen nicht radikal verändert werden muss, sondern sich die zusatzlichen Möglichkeiten ergänzend und in keinen Schritten je nach Bedarf eingliedern lassen. Weitere Veranstaltungstypen wie Seminare können bereits während der Projektlaufzeit darauf hin untersucht werden, welche Softwareerweiterungen zu ihrer Unterstützung notwendig wären. Das Projekt soll in Zusammenarbeit mit dem SCL didaktisch begleitet und das verfolgte Konzept aufgrund dieser Beratung und auf Basis von Zwischenergebnissen ständig verbessert werden. 

Für ressourcen-kritische Anwendungen werden hochspezialisierte Systeme benötigt, um die geforderte Performance bei gleichzeitiger Energieeffizienz erreichen zu können. Als Implementierungsmöglichkeit bieten sich single-chip Systeme an, sogenannte System-on-Chips (SoC). Rekonfigurierbare Schaltungen (die bekanntesten Vertreter hiervon sind FPGAs) bieten durch ihre inzwischen hinreichend große Gatter-Kapazität nicht nur die Möglichkeit, solche Systeme ohne Entwurf und Herstellung eines weiter spezialisierten VLSI-Chips (ASIC) zu realisieren, sondern erlauben auch einen dynamischen Wechsel der implementierten Funktionalität im laufenden Betrieb. Dadurch kann eine temporale Strukturanpassung der Hardware an die Erfordernisse erfolgen, was sowohl Performance als auch Energieeffizienz erhöhen kann. Solche Systeme nennt man dann System-on-Programmable-Chip (SoPC).

Die Fähigkeit zur Rekonfiguration wird mit zusätzlichem Hardwareaufwand erkauft, was zunächst sowohl bei Fläche, Performance als auch Energieeffizienz Nachteile mit sich bringt. Diese können jedoch durch eine geschickte Anwendung der dynamischen partiellen Rekonfiguration (Austausch von Teilfunktionalität zur Laufzeit) teilweise ausgeglichen werden. Besondrs kritisch ist dabei die Implementierung des Rekonfigurationsvorgangs.

Unsere Forschung befasst sich mit den Möglichkeiten dieser Kompensation. Dabei werden sowohl FPGA-basierte Implementierungen als auch neu entworfene Rekonfigurationsstrukturen untersucht und verglichen. Unter anderem beschäftigt uns dabei die Frage, ob dynamische Rekonfiguration die Programmierbarkeit der unterliegenden Hardware verwenden muss, um effizient zu sein, oder ob eine meta-Rekonfiguration ausreicht, also von der Hardware abstrahiert werden kann. Unsere Anwendungen liegen im Bereich der Echtzeit-Datenverarbeitung in eingebetteten Hardwaresystemen. Dazu arbeiten wir seit einiger Zeit an drahtlosen Sensornetzwerkknoten und beginnen gerade zusätzlich mit dem Aufbau einer Kameradaten-Verarbeitung. In Zukunft soll auch die Verarbeitung von Flugzustandsdaten im Rahmen des UniKOPTER-Projekts hinzu kommen. In allen Fällen wird versucht, durch Hardware-Realisierungen der benötigten Algorithmen bessere Systemeigenschaften zu erzielen.

In diesem Forschungsgebiet sind Abschlussarbeiten für Studentinnen und Studenten zu vergeben (Bachelor, Master, D1/D2). Vorkenntnisse in den Bereichen digitaler Schaltungsentwurf, Hardwarebeschreibungssprachen (VHDL oder Verilog) oder Mikroprozessorsysteme sind vorteilhaft.

FAIR ist eine neue, internationale Beschleuniger-Anlage zur Forschung mit Antiprotonen und Ionen, die in den nächsten Jahren von der GSI (Gesellschaft für Schwerionenforschung) in der Nähe von Darmstadt gebaut werden soll (hier geht's zur FAIR-Webseite der GSI). Im Rahmen des FAIR Projektes sind Barrier Bucket Systeme für eine flexible Teilchenstrahlmanipulationen geplant, wofür eine Regelelektronik, ein Barrier-Bucket Low-Lever-Radio-Frequency System (BB-LLRF), benötigt wird. 

Unser Projekt in Zusammenarbeit mit der GSI ist auf die Realisierung dieses BB-LLRF Systems fokussiert. Unsere Entwicklungen sollen sich für die Implementierung auf einer FPGA-Plattform eignen. Darüber hinaus soll die mit dem BB-LLRF System im Zusammenhang stehende Echtzeitdatenversorgung und die Anbindung an das Kontrollsystem bearbeitet werden. FPGA-basierte Subsysteme werden bereits in großem Umfang im Bereich der HF-Systeme beim SIS100 und für das FAIR-Projekt verwendet, sodass hierfür auf frühere Erfahrungen zurückgegriffen werden kann. Neu im Kontext dieses Projekts ist die Zeitauflösung unterhalb von 1 ns. Diese muss innerhalb des FPGAs erreicht werden, was spezielle Untersuchungen und Entwürfe notwendig macht. In diesem Zusammenhang müssen voraussichtlich auch Möglichkeiten für einen kontinuierlichen Signalphasenabgleich auf Basis einer externen Referenz untersucht werden. Hauptziele der geplanten Arbeiten sind 

• die Auswahl eines geeigneten Signalsyntheseverfahrens für die Barrier Pulse, 
• die Implementierung des Syntheseverfahrens auf einem FPGA-System der GSI, 
• die Untersuchung und Realisierung eines Kalibrierungs- und Abgleichverfahrens für das Präzisionstiming der Signalsynthese, 
• der Aufbau einer Schnittstelle zum Kontrollsystem und die optische Triggerverteilung für den Ring-zu-Ring-Transfer. 

Das Projekt umfasst somit alle Komponenten und Implementierungen, die für eine prototypische Realisierung und Systemintegration des BB-LLRF Systems notwendig sind. Entsprechend soll bereits während der Projektlaufzeit in Zusammenarbeit mit der GSI ein dort installierter Prototyp aufgebaut werden, an dem die Funktionsfähigkeit der einzelnen Resultate im experimentellen Betrieb erprobet werden kann und der zum Abschluss eine vollständige Demonstration der Projektergebnisse ermöglicht.

Für unsere Studenten: Im Rahmen dieses Projekts können Sie an FPGA-basierten Schaltungsentwürfen mitarbeiten oder Untersuchungen an gegebenen Schaltungen durchführen.